|
|
|
 |
 |
|
| |
Notiziario Marketpress di
Lunedì 03 Marzo 2008 |
|
| |
|
|
| |
UN PROGETTO FINANZIATO DALL´UE PER LO SVILUPPO DI UN LINGUAGGIO DI SPECIFICA DI MICROCHIP
|
|
| |
|
|
| |
Bruxelles, 3 marzo 2007 - Un progetto finanziato dall´Ue ha sviluppato un nuovo linguaggio di specifica di microchip che consentirà di sostituire un inglese poco chiaro con una descrizione matematicamente precisa di funzioni e design di processori. La progettazione di un microchip è un compito complesso. Innanzitutto c´è la questione della funzionalità. Gli ingegneri descrivono con il massimo grado di dettaglio e in un inglese semplice che cosa deve fare un particolare microchip. Si tratta di un compito essenziale, nel quale vengono forniti i dettagli delle specifiche del chip per ciascuna fase del processo di creazione del microchip: progettazione, fabbricazione e verifica. In ciascuna fase dello sviluppo, gli ingegneri devono trasformare la lista di specifiche in inglese in una serie di funzioni precise in termini matematici. Il problema è che l´inglese non è un linguaggio matematicamente preciso. Quindi, i problemi di interpretazione sono molto comuni. Il problema è aggravato dal fatto che in ciascuna fase si utilizzano linguaggi diversi, che variano anche tra le diverse società produttrici di microchip. Di conseguenza, l´intero processo di progettazione di microprocessori diventa enormemente inefficiente, costoso e soggetto a errore. «Prima del linguaggio di specifica delle proprietà (Psl) non esistevano standard industriali per descrivere le proprietà dei microchip» spiega Cindy Eisner, coordinatrice del progetto «Property-based system design» (Prosyd) al Laboratorio di Ricerca Ibm di Haifa, in Israele. «Ora l´Ieee [Institute of Electrical and Electronics Engineers, Inc] ha adottato il Psl come linguaggio di specifica standard. Così ora disponiamo di uno standard industriale per la progettazione di microprocessori» ha aggiunto. La missione del progetto Prosyd, finanziato dall´Ue, era innanzitutto quella di creare strumenti per utilizzare il Psl per la progettazione, la fabbricazione e la verifica di chip. In seguito il progetto ha utilizzato questi strumenti per dimostrare i vantaggi del Psl. Infine, ha cercato di rivoluzionare la progettazione dei chip promuovendo il Psl come nuovo standard industriale. Il progetto è riuscito nella sua missione di ridurre del 50% gli errori di progettazione e aumentare l´efficienza. Al termine del progetto biennale da 7 Mio Eur, Prosyd ha evidenziato una sorprendente riduzione degli errori di progettazione fino al 100%, aumentando nel contempo l´efficienza nella progettazione del 16-22%. Secondo la dott. Ssa Eisner, dopo che i progettisti avranno acquisito maggiore familiarità con il nuovo set di strumenti e il nuovo linguaggio ci si potrà attendere un aumento dell´efficienza ancora più significativo. Per maggiori informazioni, consultare: http://www. Prosyd. Org/ http://www. Haifa. Il. Ibm. Com/ . |
|
| |
|
|
| |
<<BACK |
|
|
|
|
|
|
|
